Laporan Praktikum Register

1. 1001

      

Proteus adalah sebuah perangkat lunak untuk mendesain PCB yang juga dilengkapi dengan simulasi pspice pada skematik level sebelum rangkaian skematik diupgrade ke PCB shingga sebelum PCBnya di cetak kita akan tahu apakah PCB yang akan kita cetak atau tidak. Proteus mengkombinasikan program ISIS untuk membuat skematik desain rangkaian dengan program ARES untuk membuat layout PCB dari skematik yang kita buat. Perangkat lunak ini bagus digunakan untuk desain rangkaian mikrokontroller. Proteus juga bagus untuk belajar elektronika seperti dasar2 elektronika sampai pada aplikasi mikrokontroller. Software ini jika diinstal menyediakan banyak contoh desain aplikasi yang disertakan sehingga kita bisa belajar dari contoh2 yang sudah ada.

Pengenalan PROTEUS. Fitur-fitur dari PROTEUS adalah sebagai berikut :

1.Memiliki kemampuan untuk mensimulasikan hasil rancangan baik digital maupun analog maupun gabungan keduanya,Mendukung simulasi yang menarik dan simulasi secara grafis,

2.Mendukung simulasi berbagai jenis mikrokontroler seperti PIC, 8051 series.

3.Memiliki model-model periferal yang interaktif seperti LED, tampilan LCD, RS232, dan berbagai jenis library lainnya,

4.Mendukung instrument-instrument virtual seperti voltmeter, ammeter, oscciloscope, logic analyser, dll,

5.Memiliki kemampuan menampilkan berbagi jenis analisis secara grafis seperti transien, frekuensi, noise, distorsi, AC dan DC, dll.

6.Mendukung berbagai jenis komponen-komponen analog,

7.Mendukung arsitektur terbuka sehingga kita bisa memasukkan program seperti C++ untuk keperluan simulasi

2. 1100 

    

Counter Up Asinkron nga JKFF

cara kerja dari rangkaian ini sebagai berikut, ketika JKFF D0 diberikan clock maka JKFF tersebut akan mengeluarkan bit 1 pada pin Q nya, sedangkan lainnya masih berlogika 0 sehingga jika diurutkan dari D3_D2_D1_D0 adalah biner 0001 (1 dalam kehancuran) selanjutnya jika diberikan clock pada JKFF D0 pin keluaran Qnot/Q' nya akan berubah dari 0 ke 1 mempengaruhi masukan sumber detak atau clock pada JKFF D1 (transisi tinggi) sehingga yang tadinya keluaran Q nya adalah bit 0 menjadi 1,lalu JKFF D0 yang tadinya keluaran Q nya dari bit 1 berubah menjadi 0 jika diurutkan dari D3_D2_D1_D0 adalah biner 0010 (2 dalam kehancuran) sehingga jika JKFF D0 diberikan clock ia akan kembali berlogika 1 tanpa mempengaruhi sumber detak JKFF D1 (karena keluaran pin Qnot dari JKFF berlogika 0) sehingga jika diurutkan dari D3_D2_D1_D0 adalah biner 0011 (3 dalam kehancuran) begitulah seterusnya pin keluaran Qnot JKFF D0 dan D1 akan mempengaruhi sumber detak pada JKFF D3 dan keluaran Q nya juga berubah jika diurutkan dari D3_D2_D1_D0 adalah biner 0100 (4 dalam kehancuran ) dan seterusnya, sehingga rangkaian ini akan melakukan counter dimulai dari 0 hingga 15 dalam desimal.

3. 0101

   

Counter Up/Down Sinkron dengan JKFF.
   Selanjutnya kita membahas tentang counter up/down sinkron dengan JKFF, kali ini saya membuat counter up/down sinkron modul 8 terlebih dahulu. jadi rangkaian ini mempunyai bit selector, apa itu bit selector? yaitu suatu masukkan bit yang akan digunakan sebagai pemilih dan pengatur apakah rangkaian akan menjadi counter up atau counter down. jadi didalam rangkaian keseluruhan counter up/down sinkron modul 8 mempunyai tiga sistem rangkaian utama, yaitu rangkaian counter itu sendiri yang terdiri dari JKFF, rangkaian logika pembuat pencacahan naik (gambar dibawah, gerbang and berada diatas JKFF), dan rangkaian logika pembuat pencacahan turun (gambar dibawah ini, gerbang and berada dibawah JKFF).

Tabel Kebenaran Counter Up/Down Sinkron Modul 8

Counter Up/Down Sinkron modul 8 dengan JKFF

Rangkaian Ketika Bit Selector Berlogika 1 atau Up

di atas adalah cara sederhananya, apabila rangkaian bit selector berlogika 1, maka logika tersebut akan membuat gerbang logika "dan" yang berada di atas JKFF (lihat gambar diatas) yang akan membuat counter up atau pencacah naik, sehingga membuat gerbang "dan" yang ada Di bawah JKFF seolah-olah mengeluarkan logika 0 atau tidak bekerja.

Rangkaian Saat Bit Selector Berlogika 0 atau Down

sedangkan rangkaian diatas adalah cara sederhana apabila bit selector berlogika 0, maka logika tersebut akan masuk kedalam gerbang logika "dan" yang ada di bawah JKFF (lihat gambar diatas) yang akan membuat counter menjadi down atau pencacah turun, sehingga membuat gerbang "dan" yang ada di atas JKFF seolah-olah mengeluarkan logika 0 atau tidak bekerja.

   Itulah sedikit penjelasan mengenai rangkaian Counter Sinkron dan A dengan JKFF dalam berbagai modul dan model, sebenarnya untuk membuat rangkaian counter dengan JKFF tidak sinkron dari rangkaian-rangkaian diatas, jika menemukan di mbah google pasti banyak rangkaian yang berbeda, dari rangkaian yang sederhana ini kita dapat membuat sistem digital seperti jam bahkan speedo meter digital tergantung kreasi kita masing-masing. Untuk mendownload simulasi rangkaian counter dengan JKFF menggunakan Proteus.