Laporan Counter

 

 

LAPORAN HASIL PRAKTIKUM

(COUNTER)

1.     Tujuan Praktikum

 

Kegiatan pembelajaran ini bertujuan agar mahasiswa mendapat kesempatan untuk menguji, dan mengaplikasikan teori atau penyelidikan dan pembuktian pada perkuliahan blok yang sedang di ampu. Praktikum yang kami lakukan pada blok Dasar Teknologi Informasi ini di ampu oleh beliau Ibu, Adelia Octora P.S. Si., M. T. , dan di lakukan di rumah masing masing karena masih pembelajaran secara daring. Praktikum yang kami lakukan kali ini juga bukan praktikum yang pertama, melainkan praktikum ke-4. Namun pada praktek kali ini kita menguji rangkaian flip flop counter. Untuk langkah dan cara kerja bisa kita simak pada laporan di bawah ini.

 

2.     Alat dan Bahan

Alat dan bahan yang di butuhkan anatara lain :

·       Laptop/PC

·       Internet/Jaringan

·       Komponen 7SEG-MPX1-CA

·       Gate 7447

·       Gate 7473

·       CLOCK

·       LogicState

·       MINRES100R

·       SW-SPST

Selain itu kita perlu komponen tambahan yang berada di terminal mode di antaranya :

·       Power

·       Ground

 

3.     Langkah Kerja

 

a.     Simulasi menggunakan satu Clock dan dua LogicStateclock

 

1.     Letakkan gate 7SEG-MPX1-CA (Tarik menuju halaman utama)

2.     Letakkan satu gate 7447

3.     Letakkan 4 gate 7473

4.     Input 1 clock

5.     Serta 2 logicstate

CARA KERJANYA

1.     Jumlah minres yang kita ambil ada 8

2.     7 diantaranya diletakkan di sebelah kanan gate 7447

3.     Sedangkan yang satu diletakkan  di bawah MPX dekat kaki bawah sebelah kanan

4.     Letakkan SW-SPST di sebelah kanan minres ke delapan

5.     Power di letakkan di dekat MPX

6.     Ground di letakkan di bawah SW-SPST

7.     Letakkan clock di tengan antara dua logicstate

8.     Logicstate yang kedua(bagian bawah), di sambungkan ke gate 7473 bagian akhir (U23) di kaki R

9.     Setiap gate 7473, pada kaki R di sambungkan pula ke kabel pertama (kabel no 8)

10.  Setiap pada gate 7473, kaki J & K di sambungkan dengan satu kabel

11.  LogicState ke 1 di sambungkan ke kaki 1 pada gate 7473 pertama,begitupun dengan clock

12.  Clock di sambungkan ke kaki clock pada gate 7473 pertama

13.  Kaki Q pada setiap gate 7473 di sambungkan kabel menuju output pada gate 7473 di depannya, namun sambungkan dengan clock.

14.  Setiap kaki J & K di hubungkan / dengan satu kabel pada setiap gate 7473

15.  Kaki pada MPX itu ada 9, 7 di antaranya, di sambungkan ke  kaki minres yang terletak di sebelah kanan

16.  Kaki ke 8 MPX di sambungkan pada minres ke 8

17.  Sedangkan kaki terakhir/kaki ke 9 di sambugkan ke power

18.  Minres ke 8 juga di sambungkan ke SW-SPST

19.  Dilanjutkan SW-SPST disambungkan ke ground

20.  Semua kaki minres yang terletak di sebelah kiri, di sambungkan dengan kaki pada gate 7447 bagian kanan

21.  Kaki A pada gate 7447 disambungkan ke output Q yang pertama di gate 7473 pertama

22.  Kaki B pada gate 7447 disambungkan ke output Q di gate 7473 ke dua

23.  Kaki C pada gate 7447 disambungkan ke output Q di gate 7473 ke tiga

24.  Kaki D pada gate 7447 disambungkan ke output Q di gate 7473 ke empat

SIMULASIKAN

·       Jika inputan yang di masukkan pada logicState adalah 1 dan 1 maka keluaran akan berjalan

·       Sedangkan jika inputan yang di masukkan adalah (1,0), (0,1), (0,0), maka keluaran akan tetap 0 / tidak berjalan

 

b.     Simulasi menggunakan 3 LogicStateclock

 

Untuk simulasi menggunakan 3 LogicState hanya perlu mengubah masukan clock pada rangkaian sebelumnya menjadi logicstate. Sehingga inputan yang di masukkan adalah 3 logicstate. Tidak ada rangkaian atau kabel yang perlu di ubah hanya saja akan berbeda pada simulasinya.

 

SIMULASIKAN

·       Jika inputan yang di masukkan adalah (1,0,1), maka keluaran akan muncul

·       Sedangkan jika masukkannya adalah (1,1,1), (1,0,0), (1,1,0), (0,1,1),

(0,0,0), (0,0,1), dan (0,1,0), maka keluaran akan mati (tidak berjalan.

 

 

PEMBAHASAN

 

 

1.     GAMBAR 1

Gambar 1 merupakan gambar simulasi yang pertama. Yang mana pada gambar tersebut menggunakan inputan dua logic state dan satu clock. Logicstate yang akan disimulasikan harus menginputkan inputan 1, karena jika bukan 1 maka keluaran tidak akan berjalan.

2. GAMBAR 2

 

Gambar 2 merupakan gambar pada simulasi yang ke dua. Yang mana pada gambar tersebut menggunakan inputan tiga logicstate. Inputan pada logicstate yang dimasukkan merupakan (1,0,1). Jika nilai yang di inputkan bukan itu, maka keluaran tidak akan berjalan. 

        

        Simulasi simulasi yang di lakukan di atas merupakan simulasi counter menggunakan aplikasi proteus. Teman teman juga bisa melakukan simulasi menggunakan aplikasi lain. Step by step sudah tertera di atas, tinggal kita terapkan saja. Jika masih ada yang kurang bisa di pahami bisa tulis di kolom komentar. Semoga bermanfaat, salam semangat dan TERIMAKASIH.

Register & Counter

 

Pengertian Register dan Counter

Juni 02, 2021

Register & Counter

PENGERTIAN REGISTER

Register merupakan alat penyimpanan kecil yang mempunyai kecepatan akses cukup tinggi ( 5 sampai 10 kali lebih cepat dari main memory ), dan digunakan untuk menyimpan data dan instruksi yang sedang diproses, sementara data dan instruksi lainnya yang menunggu giliran untuk diproses masih disimpan di dalam memori utama. Setiap register dapat menyimpan satu bilangan hingga mencapai jumlah maksimum tertentu tergantung pada ukurannya. Register- register dapat dibaca dan ditulis dengan kecepatan tinggi karena berada pada CPU

Prinsip Kerja Register

1. penimbunan sementara (temporary memory, temporary storage).
2. menggeser data ke kiri atau ke kanan.
3. mengubah data yang berjajar menjadi berderet, atau mengubah data berderet menjadi data berjajar.

Register Serial In – Serial Out (SISO) 

Dasar register empat-bit dapat dirangakai dengan menggunakan empat D flip-flop, seperti yang diperlihatkan di bawah. Pengoprasian rangkaian terlihat seperti yang dijelaskan berikut. Pertama-tama register di-clear, memaksa keempat output bernilai nol. Input data kemudian diterapkan secara sekuensial dengan D input dari flip-flop yang pertama di kiri (FF0). Selama pulsa clock, satu bit ditransmisikan dari kiri ke kanan. Menerima suatu kata data menjadi 1001. Least significant bit (LSB) data telah digeser lewat register dari FF0 ke FF3.Dalam penerimaan untuk mendapat data keluar dari register, mereka harus digeser keluar dengan serial. Ini dapat dilakukan dengan merusak atau tidak merusak. Jika merusak output susunan yang dapat dibaca (destructive readout), data asli hilang dan pada akhir putaran data, semua flip-flop di-reset pada nol.Untuk menghindari kehilangan data, suatu susunan pembacaan yang tidak merusak (non-destructive reading) dapat dilakukan dengan menambah dua gerbang AND, sebuah gerbang OR dan sebuah inverter pada sistem. Susunan rangkaian ditunjukan dibawah.Data di angkut pada register saat garis kontrol tinggi (HIGH dengan kata lain WRITE). Data dapat di geser keluar dari register saat garis kontrol rendah ( LOW dengan kata lain READ). Ini ditunjukan dalam animasi di bawah.

Register Serial In – Parallel Out (SIPO) 

Dari jenis register ini, bit-bit data dimasukan secara serial sama artinya seperti yang didiskusikan dalam seksi terakhir.Perbedaanya adalah cara dimana bit-bit data dipindahkan dari register. Sekali data disimpan, setiap bit muncul pada masing-masing baris keluarannya, dan semua bit-bitnya mampu secara simultan. Sebuah susunan empat-bit register SIPO diperlihatkan di bawah ini.Dalam animasi dibawah, kita dapat melihat bagaimana 1001 empat-bit bilangan biner digeser pada keluaran-keluaran Q register.

Register Parallel In – Serial Out (PISO) 

Suatu rewgister Parallel In – Serial Out diperlihatkan dibawah. Rangkaian ini menggunakan D flip-flop dan gerbang NAND utuk memasukan data (dengan kata lain menulis) pada register.D0, D1, D2 dan D3 adalah paralel input, dimana D0 adalah most significant bit (MSB) dan D3 adalah least significant bit (LSB). Untuk menulis data masuk, baris pengontrolan mode diambil pada rendah dan data di-clock masuk. Data dapat digeser saat baris kontrol mode tinggi bersamaan SHIFT aktif tinggi. Register menampilkan operasi geser kanan pada aplikasi satu pulsa clock, diperlihatkan dalam animasi di bawah.

Register Parallel In – Parallel Out (PIPO) 

Untuk register Parallel In – Parallel Out, semua bit-bit data muncuk pada keluaran-keluaran paralel secara mendadak mengikuti masukan yang simultan dari bit-bit data. Rangkaian ini dibangun dengan D flip-flop.Masukan-masukan D dan keluaran Q adalah paralel. Sekali register di-clock, semua data di D input muncul pada keluaran Q yang berhubungan secara simultan. Bidirectional Shift Registers Register yang didiskusikan hanya mengenai operasi register geser kanan. Setiap operasi geser kanan memiliki efek secara berturut-turut membagi bilangan biner dengan dua. Jika operasi berkebalikan (geser kiri), hal ini memiliki efek perkalian bilangan dengan dua. Dengan susunan penyediakan gerbang yang sesuai suatu register geser seri dapat menampilkan kedua operasinya. Suatu register dua arah dalah  data dijadikan geser kanan atau kiri. Bidirectional Shift Registers menggunakan D flip-flop ditunjukan dibawah.Dalam hal ini kumpulan gerbang NAND dikonfigurasi sebagai gerbang OR untuk memilih data masukan dari dua keadaan stabil yang berdekatan kanan atau kiri (the right or left adjacent bistables), seperti yang dipilih dengan LEFT/RIGHT baris pengontrolan. Animasi dibawah menampilkan geser kanan dua kali, kemudian geser kiri empat kali.  Catatan, perintah empat bit-bit keluaran tidak sama seperti perintah asli/awal empat bit-bit masukan. Mereka secara aktual dikembalikan.

Tabel kebenaran :

Tabel Kebenaran (Misal masuknya 1101)

Register geser SISO ada dua macam yaitu:
a) Shift Right Register (SRR)/Register geser kanan
b) Shift Left Register (SLR)/Register geser kiri
c) Shift Control Register dapat berfungsi sebagai SSR maupun SLR

TABEL KEBENARAN (jika input 1101)

Informasi digit  digeser kekanan setiap ada perubahan pulsa clock tebing atas. Geser kanan berfungsi sebagai operasi aritmatika yaitu pembagi dua untuk tiap-tiap flip-flop.

Jika SC = 1 , maka akan mengaktifkan input geser kiri. Output NAND masuk ke input D-FF4 dan setelah diberi pulsa clock informasi dikeluarkan melalui Q4 dan keluaran Q4 dihubungkan ke input D-FF3, keluaran D-FF3 dimasukan ke D-FF berikutnya, sehingga dengan demikian terjadi pergeseran informasi bit ke arah kiri.

TABEL KEBENARAN (jika input 1101)

2. Register Geser SIPO

 TABEL KEBENARANNYA:

3. Register Geser PIPO

Tabel kebenaran

Pengertian counter

Counter adalah rangkaian logika sekuensial yang dapat berfungsi untuk menghitung jumlah pulsa yang masuk  yang dinyatakan bilangan biner. Hampir seluruh peralatan elektronik yang mempergunakan sistem digital  di dalam rangkaiannya berisi suatu alat yang dapat mengontrol urutan operasi program. Alat tersebut dinamakan dengan pencacah atau counter.

Pada umumnya counter ini dibentuk dari beberapa buah rangkaian flip-flop atau bistabil multivibrator yang jumlahnya disesuaikan dengan kebutuhan. Menurut cara kerja masukan pulsa ke dalam setiap flip-flop, maka counter dapat dibagi menjadi:

1. Asynchronous binary counter
2. Sycnchronous binary counter

Sedangkan menurut urutan hitungan yang terbentuk pada outputnya, maka counter dapat dibagi menjadi:

1. Up counter
2. Down counter
3. Up-down counter

A. Asynchronous Binary Up Counter

Counter ini dapat menghitung biangan biner dengan urutan dari bawah ke atas. Apabila digunakan 4 buah flip-flop, maka kita dapat melakukan hitunga paling tinggi adalah 1111. Counter yang dapat menghitung sampai 1111 disebut 4 bit binary counter. Oleh karena dapat menghitung dengan cara ke atas, maka disebut pula asynchronous 4 binary up counter. Gambarnya dapat dilihat seperti berikut.

Pada rangkaian di atas, input J dan K dari seluruh flip-flop dibuat dalam keadaan 1. Sebelum pulsa pertama yang akan dihitung masuk ke input, maka seluruh output counter L4, L3, L2 dan L1 dibuat 0 terlebih dahulu dengan jalan membuat clear dalam keadaan 0 walaupun sesaat.

Pada saat pulsa pertama bergerak dari 1 ke 0, maka output flip-flop A akan berubah dari 0 ke 1, Ouput B akan tetap karena sinyal yang masuk pada input clock berubah dari 0 ke 1. Flip ke 3 dan 4 juga tidak mengalami perubahan karena belum ada perubahan pada input clocknya. Jadi dapat disimpulakan bahwa sesudah pulsa pertama datang keadaan ouput L4, L3, L2, L1 adalah 0001.

Selanjutnya apabila pulsa kedua bergerak dari 1 ke 0, output flip-flop 1 akan kembali menjadi 0, akibatnya terjadi perubahan juga pada input clock flip-flop 2 (dari 1 ke 0) sehingga ouput flip-flop 2 menjadi 1. Sedangkan flip flop 3 dan 4 outputnya belum mengalami perubahan karena pulsa input clocknya belum mengalami perubahan dari 1 ke 0. jadi sekarang output rangkaian counter ini adalah 0010.Begitulah seterusnya sampai pulsa ke 15 datang. Keempat output rangkaian counter akan bernilai 1111. Begitu masuk pulsa ke 16 (perubahan dari 1 ke 0) datang maka output dari masing-masing flip-flop akan berubah menjadi 0000 (seperti keadaan awal)

B. Asynchronous Binary Down Counter

Prinsip kerja dari counter ini adalah kebalikan dari up counter, yaitu menghitung bilangan biner dengan urutan mulai dari atas ke bawah (dari besar ke kecil). Prinsip kerjanyapun tidak jauh berbeda dari up counter. Bedanya hanya setiap output flip-flop diambil dari output Q, sedangkan input clocknya dihubungkan dengan ouput not Q dari flip-flop sebelumnya. Untuk lebih jelasnya dapat dilihat gambar berikut.

Prinsip Kerjanya dapat dijelaskan sebagai berikut:

Sebelum pulsa pertama datang dan masuk ke input, seluruh output counter Q3,2,1,0 dibuat 0 dengan menggunakan direct clear walaupun sebentar saja. Pada saat pulsa pertama bergerak dari 1 ke 0, maka output flip-flop 0 akan berubah menjadi 1. Not Q flip-flop A berubah dari 1 ke 0 juga. Hasil perubahan ini akan masuk ke flip-flop 1 sehingga menyebabkan output Q2 menjadi 1. Hal yang sama juga terjadi pada flip-flop 2 dan 3 sehingga output mereka berubah menjadi 1. Jadi sesudah pulsa pertama masuk output counter akan berubah menjadi 1111.

Ketika pulsa ke dua masuk (berubah dari 1 ke 0), maka output flip-flop pertama akan berubah dari 1 ke 0 yang berarti output not Q nya juga berubah dari 0 ke 1. perubahan output not Q ini akan diteruskan ke flip-flop yang kedua. Tetapi tidak akan menyebabkanperubahan pada flip-flop ke dua (Q flip-flop ke dua masih tetap 1). Hal yang sama juga terjadi pada flip ketiga dan keempat. Jadi pada pulsa yang kedua ini output dari keempat flip-flop tersebut adalah 1110.Demikianlah seterusnya sampai pulsa ke 15 sehingga ouputnya menjadi 0001. Ketika pulsa ke 16 datang output rangkaian berubah menjadi 0000. Jadi rangkaian ini merupakan rangkaian pencacah (counter) dari nilai tertinggi (atas) ke nilai terendah (bawah) yaitu dari 1111 sampai 0000

C. Asynchronous Up Down Counter

Suatu rangkaian elektronik yang mempergunakan sistem digital sering memerlukan suatu alat pencacah yang dapat menghitung ke atas dan bisa juga menghitung ke bawah. Alat pencacah yang dapat melakukan penghitungan seperti ini disebut dengan binary up down counter. Alat ini dapat menghitung ke atas dan ke bawah dengan mengatur suatu alat pengontrol tertentu. 

D. Synchronous Binary Up Counter

Jika pada asynchronous counter pulsa yang akan dihitung datangnya tidak serentak, maka pada synchronour counter ini pulsa yang ingin dihitung ini masuk ke dalam setiap flip-flop serentak (bersama-sama) sehinga perubah output setiap flip-flop akan terjadi secara serentak. Oleh karena itu proses penghitungan pada synchronous counter ini akan lebih cepat jika dibandingkan dengan asynchronous counter. 

E. Syinchronous Binary Down CountSama dengan synchronous binary up counter di atas, hanya saja bedanyan rangkaian ini melakukan penghitungan dari atas ke bawah. Rangkaiannya dapat dilihat pada gambar berikut.

F. Synchronous Binary Up Down Counter

Pada rangkaian ini bisa dilakukan proses penghitungan ke atas atau ke bawah dengan memanfaatkan tombol pengatur proses penghitungan. Rangkaiannya dapat dilihat seperti berikut.

Jika kita menggunakan kontrol up counter maka rangkaian yang aktif adalah

Sedangkan jika kita menggunakan down counter maka rangkaian yang aktif adalah

Dengan merangkaiakan beberapa buah JK flip-flop dapat dibentuk beberapa jenis counter. Jumlah kemampuan menghitung dari counter bergantung pada jumlah flip-flop yang digunakan. Semakin bnayak jumlah flip-flop yang digunakan, semakin besar pula jumlah menghitung yang dapt dilakukan. 

Selain dapat menghitung pulsa, counter dapat juga digunakan untuk pembagi frekuensi. Frekuendi output dari sebuah flip-flop adalah setengah dari frekuensi inputnya.  Jadi, pada counter yang menggunakan empat buah flip-flop akan membagi 16 frekuensi inputnya (f output = 1/16 f input).

1. Counter Up Sinkron Modul 16 dengan JKFF.
   Yang pertama adalah rangkaian counter up sinkron, untuk rangkaian dibawah ini adalah rangkaian counter up sinkron modul 16 dengan JKFF (JK Flip-Flop).

3. Counter Up Asinkron Modul 16 dengan JKFF.
   Untuk rangkaian dibawah ini adalah counter up asinkron modul 16 dengan JKFF.

2. Counter Down Sinkron Modul 8 dengan JKFF.
   Selanjutnya adalah rangkaian counter down sinkron modul 8 dengan JKFF. rangkaiannya dapat dilihat dibawah ini :